مالک است
فقط مشاهده
بارگذاری و ویرایش

old papers

توسط SHARATH KUMAR Y N 11,346 KB • 29 فایل

گزارش سوء استفاده
به صورت فایل زیپ دانلود کن
به حساب کاربری من اضافه شود
 
نام اندازه داده اضافه شد به حساب کاربری اضافه شود
An Asynchronous Synthesis Toolset using Verilog.PDF
An Introduction to Asynchronous Circuit Design.pdf
Asynchronous Checker designs for monitoring Handshake Interfaces.pdf
Asynchronous Circuits Sensitivity to Fault Injection.pdf
Asynchronous Circuits Sensitivity to Transient Faults.pdf
asynchronous circuits transient faults sensitivity evaluation.pdf
BIST for Strongly-Indicating Asynchronous Circuits.pdf
Direct mapping of low-latency asynchronous controllers from STGs.pdf
GALAXY.pdf
Hardening Techniques against Transient Faults for Asynchronous Circuits.pdf
Hardware and Petri Nets Application to Asynchronous Circuit Design.pdf
Impact of C-Elements in Asynchronous Circuits.pdf
Is Asynchronous Logic more Robust than Synchronous Logic.pdf
Modeling and Performance Analysis of GALS Architectures.pdf
Off-line testing of Asynchronous circuits.pdf
On-line testing of Globally Asynchronous circuits.pdf
Online Testing by Protocol Decomposition.pdf
Self-Timed is Self-Checking (2).pdf
Self-Timed is Self-Checking.pdf
STG Optimisation in the Direct Mapping of Asynchronous Circuits.pdf
Synthesis and Testing of Low-Latency Asynchronous Circuits (STELLA).pdf
synthesis_of_asynchronous_hardware_from_petri_nets.pdf
Techniques for transient fault sensitivity analysis and.pdf
Testing in the Direct Mapping Domain.pdf
Time Petri net unfoldings and hardware verification.pdf

بررسي فايلهاي 29 office در فولدر old papers 4shared من

ما از کوکی‌ها استفاده می‌کنیم. 4shared از کوکی‌ها و سایر فناوری‌های ردیابی برای درک اینکه بازدیدکنندگان ما از کجا می‌آیند و بهبود تجربه مرور شما در وب‌سایت ما استفاده می‌کند. با استفاده از وب‌سایت ما، شما به استفاده ما از کوکی‌ها و سایر فناوری‌های ردیابی رضایت می‌دهید. تغییر ترجیحات من
موافقم